(B) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭58—156225

⑤ Int. Cl.³H 03 K 5/00H 03 H 11/02

識別記号

庁内整理番号 7232-5 J 7439-5 J 母公開 昭和58年(1983)9月17日

発明の数 1 審査請求 未請求

(全 3 頁)

⑤パルスのアイソレータ

0)特

願 昭57-39949

砂出

願 昭57(1982)3月12日

@発明 者 江島直樹

門真市大字門真1006番地松下電 器産業株式会社内

地名 医二种甲基

⑪出 願 人 松下電器産業株式会社

門真市大字門真1006番地

個代 理 人 弁理士 森本義弘

明 相 👚

1 発明の名称

パルスのアイソレータ

2. 特許療求の範囲

1. 伝送すべきパルスのエッジ成分を抽出する 抽出手段と、この抽出手段からのエッジ成分を抽出分を 伝送するパルストランスとを設け、前記パルス トランスの出力側にヒステリシス特性を有する 入力が一ト回路を接続し、この入力ゲート回路 の入力増を入力ゲート回路のヒステリシス幅の 取出内にパイアスするパイアス回路を設けたパルスのアイソレータ。

3. 発明の詳細な説明

本発明は高速のパルス信号をグランド電位の異なる装置へ伝送するためのアイソレータに関する。 従来、パルスのアイソレータとして、発光素子 と光電変換煮子とを光学的に結合した光アイソレータがあった。しかしながらこのような光アイソ レータでは価格が高いうえに、非常に高速なパルス助作は困難であり、立ち上り速度1 # sectil 展昇 であり、しかも交換効率が悪いため受信制で増幅 しなければならないという問題があった。

本発明は上記の点に動み、高速動作が可能で変 換効率が高く、しかも安価に製作できるパルスの アイソレータを得ることを目的とする。

以下本発明の一実施例を図面に基づいて説明する。第1回は本発明の一実施例にかけるパルスの

持開昭58-156225(2)

アイソレータの回路図、第2図は第1図に示す個路の各部動作電圧技形図であり、第1図にかいて、(1)~(4)はインパータ、(5)はパルストランス、(6)はパイアス回路、(7)は入力増子、(8)は出力増子、(9)は Gnd 1の増子、(0)は Gnd 2の増子、(以は+B電源の増子、(R1)~(R3)は抵抗、(C1)はコンデンサである。

いま、 Gnd. 1 を基準電位とする入力を(A) 点に印加すると、インパータ(1)(2)で2 度反転されるのの出インパータ(2) の出力は(A) 点と同様になる。この一様になるのの出力は(A) 点と同様になるのの出力は(C1) とを介してパルストランス(5) になる。この何には変形に示すが、ないの変形は第2 図(2)に示すが、この例にはできらいが、(C) 点は変化がらの出力を重要したではでは、インスののは、 第2 図(3) (4) 及び抵抗(R2)(R3) により構成されたにステリンス 図路から成る

あった。これらはロジックICの速度で決まるものであり、より高速のデバイス(例えば ECL。 I*L等)を使用すれば、さらに速度を高めることが可能である。また100.%の変換効率が得られる。

なお前記パルストランス(6)は、第3図に示すように、最大のフェライトコア(3)に解析(14z)(14b)を告いた簡単な構造のものであり、小形化が容易である。

以上説明したように、本発明にかかるパルスのアイソレータによれば、特別の部品を用いることなく簡単な回路で構成でき、安価に製作し得ると共に、高速動作が可能でしかも変換効率が振めて高い。

4. 図面の簡単な説明


第1図は本発明の一実施例におけるパルスのアイソレータの回路図、第2図は第1図に示す回路の名部動作電圧変形図、第3図はパルストランスの外観針視図である。

(1)~(4) …インパータ、(5) … パルストランス、(6) … パイアス国略、(2) …入力ゲート回路、(R1)~(R3)

とのように、2つの基準電位の異なる回路間であってもパルスが正しく伝送される。また速度の点では、数分パルスをパルストランス(5)で伝送するので、との間の時間遅れは程度無視でき、入力ゲート回路以の応答時間で速度が決定される。実験の結果、標準TTLロジック1Cで約10nsec.ローパフーショットキータイプのものでも20nsec.程度で

…抵抗、(C1)…コンデンサ

代理人 義 本 表 弘



第 2 図

